Тайминги памяти для SDRAM-PC 100, SDRAM-PC 133.Асинхронная память - Процесс общения с памятью бы медленным, поэтому пришла ей на смену синхронная память. При работе с синхронной памятью SDRAM обеспечивается синхронизация всех входных/выходных сигналов с тактами системного генератора (т.е постоянно подаёт сигналы/колебания).
В самом процессоре есть генератор тактов. Управление памятью усложнилось, так как приходилось вводить регистры-защелки, которые хранят адреса, данные и управляющие сигналы, в то время как процессор передавал их в память, продолжая работу с другими устройствами.
После определённого числа тактов (такт циклов) количество которых определяет счётчик, данные становятся доступными и процессор может их поручить системной шине.
Отличия SDRAM’а от предшественников: 1. Весь массив памяти разделён на 2 независимых банка, что позволяет совмещатьь выборку данных из одного банка и установку адреса в другой банк. Доступ к этим страницам чередуется => устраняются задержки и обеспечивается якобы непрерывный поток данных; 2. В SDRMA’e, как и в BEDO, конвейерная обработка данных, что позволяет производить обращения по новому адресу ячейки столбца памяти на каждом тактовом цикле. В Микросхеме имеется счётчик для наращивания ячеек столбцов памяти с целью обеспечения быстрого доступа.
Существуют два типа SDRAM: синхронная динамическая память PC-100 и PC-133. Цифры 100 и 133 определяют частоту системной шины, которую поддерживает эта память. Максимальная частота PC-100 – 100 МГц. По своей внутренней архитектуре PC-100 и 133 идентичны. Со временем 100 вышла из применения, у 133 – лучше разгон памяти.
Пропускная способность – максимальное количество байт, передаваемых по каналу данных за единицу времени ( 1 секунда). У PC-100 и 133 – 64х разрядная шина, т.е. за каждый такт можно передать 8 байт ( разряд – это биты) => чтобы определить пропускную способность нужно количество тактов * количество байт в один такт. => Пропускная способность = частота (МГЦ) * 8 байт (ширина шины) => • PC-100: 800 Mбайт/сек • РС-133 : 133*8=1064 Мбайт/сек
Максимум реализуется только в случае последовательной передачи данных, т.е. при режиме страничного просмотра. CAS-латентность (CAS latency) определяет задержку по времени в тактах, которая происходит с момента подачи сигнала CAS (с момента получения адреса столбца) до выдачи первого слова данных на шину. Для SDRAM-памяти эта задержка может составлять два или три такта.
Через промежуток времени, называемый RAS to CAS delay (tRCD) — то есть за-держка в тактах подачи сигнала CAS относительно сигнала RAS, подается строббирующий импульс CAS. При установке CAS в низкий уровень после прихода поло¬жительного фронта тактирующего импульса происходит выборка адреса столбца, который присутствует в данный момент на шине адреса, и открывается доступ к нужному столбцу матрицы памяти.
Затем, через время CAS latency (tCL), на шине данных появляется первое слово, которое может быть считано процессором. Каждое последующее слово (их коли-чество определяется длиной пакетного цикла) появляется на шине данных в оче-редном такте. Завершение цикла обращения к банку памяти осуществляется подачей команды деактивации RAS Pre charge (tRP). Эта команда подается за один (при CAS latency = 2) или за два (при CAS latency = 3) такта перед выдачей последнего слова данных. Время деактивации также измеряется в тактах и может быть равно двум или трем.
Описанные промежутки времени RAS to CAS delay (tRCD), CAS latency (tCL) и время деактивации RAS Pre charge (tRP) определяют тайминг памяти, записы¬ваемый в виде последовательности tCL —»tRCD -> tRP. Понятно, что чем меньше тайминг, тем более быстродействующей является память. Часто в характеристиках памяти указываются не все тайминги, а только показатель tCL (например, tCL7 или tCL8 для модулей памяти DDR3).
| 
